# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-199543

(43) Date of publication of application: 06.08.1993

(51)Int.CI.

H<sub>0</sub>4N HO4N 5/06 HO4N 5/44 HO4N 5/93 HO4N

(21)Application number: 04-006583

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

17.01.1992


(72)Inventor: MIYAZAKI TORU

# (54) DIGITAL VIDEO SIGNAL PROCESSING CIRCUIT

(57)Abstract:

PURPOSE: To use an A/D converter for both the digital processing of TV video signals and for the video processing by supplying a sampling clock to the A/D converter during the processing.

CONSTITUTION: The analog video signal inputted through a terminal 1 is given to an A/D converter 2 which converts this video signal into a digital signal. Then the converter 2 converts the clock signal sent from a selecting circuit 3 into a digital signal serving as a sampling standard. The circuit 3 switches the sampling clock given to the converter 2 to the clock signal given from an mFsc clock generating circuit 5 or an nFh clock generating circuit 6 in accordance with an H or L state of the timing signal CKS sent from a timing generating circuit 4. The circuit 5 produces a clock signal having a phase synchronous with a burst signal and supplies this clock signal to the circuit 3, a Y/C separating circuit 8, a color demodulating circuit 9, and various video processing circuits respectively.



(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-199543


(43)公開日 平成5年(1993)8月6日

技術表示箇所		FΙ	庁内整理番号	識別記号	(51)Int.Cl. <sup>5</sup>	
201792月1日17			9185-5C	В	9/80	H04N
			9070-5C	· Z	5/06	
			7337-5C	Z	5/44	
			4227-5C	Z	5/93	
			8942-5C	G	9/64	
請求項の数5(全 9 頁)	審査請求 未請求	5				
000003078		(71)出願人		特願平4-6583	<del>}</del>	(21)出願番号
区堀川町72番地	株式会社東芝 神奈川県川崎市3		117日	平成4年(1992)1月		(22)出顧日
	宮崎 通	(72)発明者				
子区新杉田町8番地 株	神奈川県横浜市の					
ディア技術研究所内	式会社東芝映像人			•		
	弁理士 鈴江 武	(74)代理人				

### (54)【発明の名称】 デジタルビデオ信号処理回路 (57)【要約】

【目的】この発明は、TVビデオ信号のデジタル処理におけるA/D機能を改善したデジタルビデオ信号処理回路に関するものである。

【構成】A/D変換器2のA/D変換するための少なくとも2つ以上のサンプリングクロックの発生させるmFscクロック発生回路5およびnFhクロック発生回路6と、これらからのクロックをA/D変換器2に切換え供給する選択回路3および処理過程に応じて選択回路3を切換えるタイミング発生回路4を備えている。



#### 【特許請求の範囲】

【請求項1】アナログビデオ信号をA/D変換器によりA/D変換した後デジタル処理するデジタルビデオ信号 処理回路において、

A/D変換器のA/D変換するための少なくとも2つ以上のサンプリングクロックの発生手段と、これらのクロックを処理過程においてA/D変換器に切換え供給する手段とを具備したことを特徴とするデジタルビデオ信号処理回路。

【請求項2】サンプリングクロックの発生手段は、少なくとも色搬送波に位相同期したクロック発生手段と、水平同期信号に位相同期したクロック発生手段とを有することを特徴とした請求項1記載のデジタルビデオ信号処理回路。

【請求項3】SVHS対応のアナログビデオ信号をY用A/D変換器およびC用A/D変換器によりそれぞれA/D変換した後デジタル処理するデジタルビデオ信号処理回路において、

水平同期信号に位相同期したクロック発生手段と、色搬送波に位相同期したクロック発生手段と、ビデオ信号の少なくとも同期期間はY用A/D変換器に水平同期信号に同期したクロック発生手段からのクロックを、少なくともパースト期間はC用A/D変換器に色搬送波に同期したクロック発生手段からのクロックをそれぞれサンプリングクロックとして供給する手段とを具備したことを特徴とするデジタルビデオ信号処理回路。

【請求項4】 Y用A/D変換器に対してビデオ信号の少なくとも同期期間は水平同期信号に位相同期したクロック発生手段からのクロックを、少なくとも映像期間は色搬送波に同期したクロック発生手段からのクロックをそれぞれサンプリングクロックとして切換え供給する手段を有することを特徴とした請求項3記載のデジタルビデオ信号処理回路。

【請求項5】水平同期信号に位相同期したクロック発生手段はY用A/D変換器の出力信号をもとに水平同期信号に同期したクロックを発生し、色搬送波に同期したクロック発生手段はC用A/D変換器の出力信号をもとに色搬送波に同期したクロックを発生させるそれぞれの手段を備えたことを特徴とする請求項3および4に記載のデジタルビデオ信号処理回路。

### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明は、TVビデオ信号のデジタル処理におけるA/D機能を改善したデジタルビデオ信号処理回路に関するものである。

#### [0002]

【従来の技術】近年、メモリーを始めとしたデジタルL SI技術及びデジタル信号処理技術の発展に伴い家庭用 映像機器においてもデジタル信号処理方式による機器の 普及が進みつつあり、TV受信機においてもこのような デジタル信号処理方式を採用した機種が増加している。 図3はデジタル信号処理方式によるTV受信機のビデオ 信号処理部の構成を示している。以下、図3に示されて いるTV受信機のデジタル映像信号処理について説明す る。

【0003】端子301から与えられたビデオ信号はまず、A/D変換器302でデジタル信号に変換される。この変換されたデジタルビデオ信号はタイミング発生回路303から与えられるタイミング信号CBFPとともにバースト分離回路304ではタイミング信号CBFPを基準に搬送色信号の基準搬送波となるバースト信号をデジタルビデオ信号から分離し、mFscクロック発生回路305に送る。

【0004】mFscクロック発生回路305では、分離されたパースト信号をもとにパースト信号と位相が同期したクロック信号を発生し、このクロック信号をA/D変換器302,Y/C分離回路306,色復調回路307および各部の映像処理回路に供給している。

【0005】TV受信機においてクロック信号の周波数は、通常パースト信号の4倍つまり4Fscを使用している。さらに、mFscクロック発生回路305では、色復調回路307で振幅変調されたC信号を復調する時の基準位相を与えるためにパースト信号と同一位相、同一周波数の信号DFSを発生している。

【0006】また、A/D変換器302の出力信号はY/C分離回路306に与えられ、デジタルビデオ信号からY信号とC信号を分離する。分離されたY信号は端子308から出力され、この後、図3には図示していない輪郭補償回路により、輪郭補償等が施される。

【0007】分離されたC信号は、色復調回路307においてmFscクロック発生回路305から与えられる信号DFSを基準にして復調される。4Fscの周波数でアナログビデオ信号をサンプリングした場合、端子309にはR-Y/B-Y信号が1クロック毎に交互に出力される。

【0008】次に、デジタル同期信号処理について説明する。通常、NTSCビデオ信号においては、バースト信号すなわち色搬送波周波数Fscと水平同期周波数Fhとの間には以下の関係が成り立っている。

Fsc= (455×Fh)/2····· (式1)

【0009】従って、mFscクロック発生回路305で発生したクロックを分周すれば(例えば、周波数が4Fscのクロックにおいては1/910分周)、水平同期信号Fhと同一周波数の信号が得られることになる。

【0010】しかしながら、近年の映像メディア、特に VTR等においては、上記したFscとFhの関係を満た さない信号を発生するものがある。このような映像メディアにおいても、前記のように色搬送波と位相同期した クロックを分周する方法で水平同期信号を再生すること は可能であるが、1クロックよりも細かい精度で水平同期信号を再生する事は不可能である。このため、この方法で再生した水平同期信号によりTV信号を映出すると、TV画面上では画像が、1ライン/1クロック幅で左右に微動を起こし、画質の著しい劣化を招くことになる。

【0011】このため、デジタル信号処理方式のTV受信機における同期信号処理においては、映像処理の場合とは別に、水平同期信号に位相同期したクロックが用いられている。つまり、デジタル信号処理方式の水平同期信号を分離するため、同図に示されるようなデジタル同期信号分離回路が使用されている。

【0012】端子301から与えられたビデオ信号はまず、A/D変換器310でデジタル信号に変換される。この時、A/D変換器310のサンプリングクロック信号はA/D変換器302に与えられるサンプリングクロック信号とは異なり、nFhクロック発生回路311から与えられている。変換されたデジタルビデオ信号は水平同期分離回路312によりデジタルビデオ信号中の水平同期分離回路312によりデジタルビデオ信号中の水平同期信号が抜き取られる。

【0013】nFhクロック発生回路311では、分離された水平同期信号をもとに水平同期信号と位相同期し周波数がn倍のクロック信号を発生する。さらに、水平同期信号と位相及び周波数が完全に一致した信号HREFを再生水平同期信号として出力する。また、nFhクロック発生回路311で発生されたnFhクロックをA/D変換回路310,水平および垂直同期分離回路312,314,水平同期制御回路313、垂直同期制御回路315および図示しない各種の同期処理回路に供給している。

【0014】nFh クロック発生回路311で発生され た再生水平同期信号HREFは、まずタイミング発生回 路303に与えられ、入力ビデオ信号中のバースト信号 の位相を示すタイミング信号CBFPを発生し、バース ト分離回路304に与えられている。また再生水平同期 信号HREFは、水平同期制御回路313にも与えられ ており、水平同期制御回路313では信号HREFを基 準にTV画面の水平位置を制御する信号HDを発生し、 この信号HDを端子316から出力している。さらに、 A/D変換器310の出力信号は、垂直同期分離回路3 14に入力され、デジタルビデオ信号中の垂直同期信号 が抜き取られる。抜き取られた垂直同期信号は、再生水 平同期信号HREFとともに垂直同期制御回路315に 与えられる。垂直同期制御回路315では信号HREF と分離された垂直同期信号を基準にして、TV画面の垂 直位置を制御する信号VDを発生し、この信号VDを端 子317から出力するようになっている。

### [0015]

【発明が解決しようとする課題】以上に説明したよう

に、デジタル信号処理方式のTV受信機において、前記した色搬送波に位相同期したクロックで動作させる場合、(式1)に示された色搬送波周波数Fscと水平同期周波数Fh との関係を逸脱した信号を処理する必要がある。これに対応するために同期処理回路では色搬送波とは異なった水平同期信号に位相同期したクロックで動作させる必要がある。このためデジタル信号処理方式によるTV受信機においては上記したように、映像処理用とこれとは独立に同期処理用のA/D変換器を必要としていた。このように、一つの信号を処理するために複数のA/D変換器を必要とすることは、効率も悪く特にコストの面では大きなマイナス要因となっていた。

【0016】この発明は、上記したような問題を解決するためになされたもので、映像処理用のA/D変換器と同期処理用のA/D変換器を共用化したデジタルビデオ信号処理回路を提供することを目的としている。

### [0017]

【課題を解決するための手段】この発明のデジタルビデオ信号処理回路は、A/D変換器のA/D変換するための少なくとも2つ以上のサンプリングクロックの発生手段と、これらのクロックを処理過程においてA/D変換器に切換え供給する手段とを具備したことを特徴としている。

【0018】具体的には、サンプリングクロックの発生 手段は、少なくとも色搬送波に位相同期したクロック発 生手段と、水平同期信号に位相同期したクロック発生手 段とを有することも特徴としている。

【0019】また、SVHS対応のアナログビデオ信号をY用A/D変換器およびC用A/D変換器によりそれぞれA/D変換した後デジタル処理するデジタルビデオ信号処理回路において、水平同期信号に位相同期したクロック発生手段と、色搬送波に位相同期したクロック発生手段と、ビデオ信号の少なくとも同期期間はY用A/D変換器に水平同期信号に同期したクロック発生手段からのクロックを、少なくともバースト期間はC用A/D変換器に色搬送波に同期したクロック発生手段からのクロックをそれぞれサンプリングクロックとして供給する手段とを具備したことを特徴としている。

【0020】また、Y用A/D変換器に対してビデオ信号の少なくとも同期期間は水平同期信号に位相同期したクロック発生手段からのクロックを、少なくとも映像期間は色搬送波に同期したクロック発生手段からのクロックをそれぞれサンプリングクロックとして切換え供給する手段を有することも特徴としている。

【0021】さらに、水平同期信号に位相同期したクロック発生手段はY用A/D変換器の出力信号をもとに水平同期信号に同期したクロックを発生し、色搬送波に同期したクロック発生手段はC用A/D変換器の出力信号をもとに色搬送波に同期したクロックを発生させるそれぞれの手段を備えたことも特徴としている。

[0022]

【作用】このように構成することにより、A/D変換器を、必要な期間例えば、ビデオ信号の同期信号期間は同期信号、また、映像信号期間は映像信号のA/D変換用として、それぞれの期間において共用して使用するようにしている。

[0023]

【実施例】以下、図面を参照しながらこの発明の一実施 例を説明する。

【0024】図1(a) は第一の実施例の構成を示すプロック回路である。また、同図(b) はアナログビデオ信号を、同図(c) は、同実施例のA/D変換器用CK切換え用の信号波形図である。以下、これらの図によってこの実施例を説明する。

【0025】端子1から入力されるアナログビデオ信号は、デジタル信号に変換するためのA/D変換器2に与えられ、選択回路3から与えられるクロック信号をサンプリングの基準としてデジタル信号に変換される。

【0026】選択回路3は、タイミング発生回路4から与えられる図1(c)に示すようなタイミング信号CKSの"H""L"状態によって、A/D変換器2に対するサンプリングクロックを、mFscクロック発生回路5またはnFhクロック発生回路6から与えられる2つのいずれかのクロック信号に切り換えている。

【0027】タイミング信号CKSは図示されるように、アナログビデオ入力信号の同期信号期間とこれ以外の期間とで論理反転しており、バースト信号を含む映像信号の"L"期間は、mFscクロック発生回路5から与えられるクロック信号を、逆に"H"の同期信号期間は nFh クロック発生回路6から与えられるクロック信号に切換えて、選択回路3を介してA/D変換器2に出力している。

【0028】A/D変換器2で変換されたデジタルビデオ信号は、タイミング発生回路4から送られるタイミング信号CBFPとともにパースト分離回路7に入力される。このパースト分離回路7ではタイミング信号CBFPを基準にして、搬送C信号の基準搬送波となるパースト信号をデジタルビデオ信号から分離し、mFscクロック発生回路5に送る。

【0029】mFscクロック発生回路5では、分離されたパースト信号をもとにパースト信号と位相が同期したクロック信号を発生し、このクロック信号を選択回路3,Y/C分離回路8,色復調回路9および図示しない各種の映像処理回路に供給している。

【0030】この実施例のTV受信機においてクロック信号の周波数は、通常パースト信号の4倍つまり4Fscを使用している。さらに、mFscクロック発生回路5では色復調回路9で振幅変調されたC信号を復調する時の基準位相を与えるためにパースト信号と同一位相、同一周波数の信号DFSを発生している。

【0031】また、A/D変換器2の出力信号はY/C 分離回路8に与えられ、デジタルビデオ信号からY信号 とC信号を分離し、分離されたY信号は端子10から出 力される。その後この信号は、図1には図示していない 輪郭補償回路により、輪郭補償等が施される。

【0032】分離されたC信号については、色復調回路9でmFscクロック発生回路5から与えられる信号DFSを基準にして復調される。4Fscの周波数でアナログビデオ信号をサンプリングした場合、端子11にはR-Y/B-Yが1クロック毎に交互に得られる。次に同期信号処理について説明する。

【0033】端子1から与えられたビデオ信号はまず、 A/D変換器2でデジタル信号に変換される。この時、 A/D変換器2のサンプリングクロックとしては、図1 (c)の"H"状態で示す同期信号期間は、n Fh クロッ ク発生回路 6 から与えられており、このクロック信号で サンプリング動作している。変換されたデジタルビデオ 信号は水平同期分離回路12に与えられ、デジタルビデ オ信号中の水平同期信号が抜き取られる。 n Fh クロッ ク発生回路6では、分離された水平同期信号をもとに水 平同期信号と位相同期し周波数がn倍のクロック信号を 発生する。さらに、水平同期信号と位相及び周波数が完 全に一致した再生水平同期信号HREFを出力する。発 生されたn Fh クロックは水平同期制御回路13, 垂直 同期制御回路14, 水平および垂直同期分離回路12, 15, 選択回路3および図示しない各種の同期処理回路 にクロックとして供給されている。

【0034】また、nFhクロック発生回路6で発生された再生水平同期信号HREFは、まずタイミング発生回路4に与えられ、入力ビデオ信号中のバースト信号の位相を示すタイミング信号CBFPを発生しバースト分離回路7に与えている。さらに、図1(c)の"H"

"L"に示すようなタイミング信号CKSを発生し、選択回路3に対して回路切換え用の制御信号として与えている。

【0035】また、水平同期制御回路13に与えられた 再生水平同期信号HREFに基づいて、この水平同期制 御回路13でTV画面の水平位置を制御する信号HDを 発生し、この信号HDを端子16から出力している。

【0036】さらに、A/D変換器2の出力信号は垂直同期分離回路15に入力され、デジタルビデオ信号中の垂直同期信号が抜き取られる。抜き取られた垂直同期信号は再生水平同期信号HREFとともに垂直同期制御回路14に与えられる。垂直同期制御回路14では信号HREFと分離された垂直同期信号を基準にして、TV画面の垂直位置を制御する信号VDを発生し、この信号VDを端子17から出力している。

【0037】すなわち、本実施例においては、テレビジョン信号では同期信号と映像信号とが時間的に分割されていることから、A/D変換器2のサンプリングクロッ

クをそれぞれの期間に応じて切換えて使用し、A/D変換器2を同期処理用と映像処理用とに共用化している。

【0038】また、近年VTRを始めとしてY信号とC信号を別々の信号系統で独立に取り扱うSVHS信号を出力する映像機器も普及してきている。図2はこのSVHS信号対応のデジタルTV受信機における本発明の第二の実施例を示している。

【0039】図2(a) はこの実施例の構成を示すブロック回路を示しており、同図(b) はアナログビデオ信号を、同図(c) は、同実施例のA/D変換器切換え用の信号波形図である。以下、これらの図によってこの実施例を説明する。

【0040】端子201に入力されたビデオ信号は、A/D変換器202と選択回路203に与えられる。選択回路203では、入力信号モードに応じて、通常のビデオ信号を入力する時は、端子201から入力されるビデオ信号を、SVHS信号を入力する時は、端子204から入力されるSVHS-C信号を選択する。

【0041】選択回路203の出力信号は、BPF205に与えられC信号の存在するFsc近傍の周波数成分のみに帯域制限される。BPF205で帯域制限を受けた信号はA/D変換器206でデジタル信号に変換される。この時A/D変換器206のサンプリングクロックは映像・同期期間にかかわらず常にmFscクロック発生回路207から与えられている。

【0042】変換されたデジタルビデオ信号はタイミング発生回路208から与えられるタイミング信号CBFPとともにパースト分離回路209に入力される。このパースト分離回路209ではタイミング信号CBFPを基準にして、搬送C信号の基準搬送波となるパースト信号をデジタルビデオ信号から分離し、分離したパースト信号をmFscクロック発生回路207に送る。

【0043】mFscクロック発生回路207では送られたパースト信号をもとにパースト信号と位相が同期したクロック信号を発生し、このクロックを選択回路21 0、Y/C分離回路211,色復調回路212および図示しない各種の映像処理回路に供給している。

【0044】この実施例のTV受信機においてクロック信号の周波数は、通常バースト信号の4倍つまり4Fscを使用している。さらに、mFscクロック発生回路207では色復調回路212で振幅変調されたC信号を復調する時の基準位相を与えるためにバースト信号と同一位相、同一周波数の信号DFSを発生している。

【0045】一方、端子201から与えられたビデオ信号は、A/D変換器202において選択回路210から与えられるクロック信号をサンプリングの基準としてデジタル信号に変換される。

【0046】選択回路210では、タイミング発生回路208から与えられる図2(c) に示すようなタイミング信号CKSの"H""L"状態によって、A/D変換器

202に対するサンプリングクロックを、mFscクロック発生回路207またはnFh クロック発生回路211から与えられる2つのいずれかのクロック信号に切り換えている。

【0047】図示されるようにCKSは同期信号期間とこれ以外の期間とで論理反転しており"L"期間、すなわち、少なくとも映像信号期間はmFscクロック発生回路207から与えられるクロック信号を、そして"H"状態で示す同期信号期間は、nFhクロック発生回路213から与えられるクロック信号をA/D変換器202に出力している。

【0048】A/D変換器202で変換されたデジタルビデオ信号は水平同期分離回路214に与えられ、デジタルビデオ信号中の水平同期信号が抜き取られ、nFhクロック発生回路213に送られる。

【0049】nFhクロック発生回路213では、分離された水平同期信号をもとに水平同期信号と位相同期するとともに周波数がn倍のクロック信号を発生する。さらに水平同期信号と位相及び周波数が完全に一致した信号HREFを再生水平同期信号として出力する。発生されたnFhクロックは水平同期制御回路215,垂直同期制御回路216、水平および垂直同期分離回路214,217,選択回路210を始めとして図示しない各種の同期処理回路に供給している。

【0050】nFhクロック発生回路213で発生された再生水平同期信号HREFは、まずタイミング発生回路208に与えられ、入力ビデオ信号中のバースト信号の位相を示すタイミング信号CBFPを発生し、バースト分離回路209に与えている。さらに、図3(c)の"H""L"に示すようなタイミング信号CKSを発生し、選択回路210に対して回路切換え用の制御信号として与えている。

【0051】また、再生水平同期信号HREFは、水平同期制御回路215にも与えられている。この水平同期制御回路215では信号HREFを基準にしてTV画面の水平位置を制御する信号HDを発生し、この信号HDを端子218から出力している。

【0052】さらに、A/D変換器202の出力信号は 垂直同期分離回路217にも入力され、デジタルビデオ 信号中の垂直同期信号が抜き取られる。抜き取られた垂 直同期信号は再生水平同期信号HREFとともに垂直同 期制御回路216に与えられる。垂直同期制御回路21 6では信号HREFと分離された垂直同期信号を基準に して、TV画面の垂直位置を制御する信号VDを発生 し、この信号VDを端子219から出力している。

【0053】また、A/D変換器202の出力信号はY/C分離回路211に与えられ、デジタルビデオ信号からY信号とC信号を分離する。分離されたY信号は端子220から出力され、この後、図2には図示しない輪郭補償回路において、輪郭補償等が施される。

【0054】分離されたC信号は選択回路221に送られる。選択回路221は入力モードに応じて、ビデオ信号の場合は、Y/C分離回路211から送られるC信号を、SVHS信号入力時には、A/D変換器206によってY信号とは独立に得られるC信号を選択して、色復調回路212に与える。そして色復調回路3-10において、mFscクロック発生回路207から与えられる信号DFSを基準にして復調される。4Fscでアナログビデオ信号をサンプリングした場合、端子222にはR-Y/B-Yが1クロック毎に交互に得られる。

【0055】上記した、図2に示したSVHS対応のデジタル信号処理TV受信機の実施例では、SVHS-YとSVHS-C用のA/D変換器が各々独立して必要であるが、色搬送波に位相同期したクロックをSVHS-C用のA/D変換器206から得られるデジタルビデオ信号をもとに発生させることにより、SVHS-Y用のA/D変換器202のサンプリングクロックとして、色副搬送波に位相同期したクロックと水平同期信号に位相同期したクロックとを、同期期間とそれ以外の期間で切り換えて使用している。この結果、別に同期処理用のA/D変換器を必要とせずデジタル同期信号処理を実現することができる。なお、この発明は上記実施例に限定されるものではなく、要旨を変更しない範囲で変形して実施できる。

#### [0056]

【発明の効果】以上に説明したようにこの発明によれば、従来、独立に必要としていた同期処理用のA/D変換器を映像処理用のA/D変換器と共用化でき、低コストのデジタル同期信号処理を実現することが可能にな

る。

#### 【図面の簡単な説明】

【図1】この発明のデジタルビデオ信号処理回路の第一の実施例の構成を示すブロック回路図。

【図2】デジタルビデオ信号処理回路の第二の実施例の 構成を示すブロック回路図。

【図3】従来のデイジタルTVのビデオ信号処理を説明 するブロック回路図。

#### 【符号の説明】

1,201,303 …端子 (入力) 2,202,206,302,31 o …A/D変換器

3, 203, 210, 221 …選択回路 4, 208, 303 …タイミング発生回路

5, 207, 305 …m F scクロック発生回路

6,213,311 …n Fh クロック発生回路

7,209,304 …バースト分離回路 8,211,306 …Y/

C分離回路

9, 212, 307 …色復調回路 10, 220, 308…端子

(Y)

11, 222, 309…端子(R-Y / B-Y ) 12, 214, 312…水平

同期分離回路

13, 215, 313…水平同期制御回路 14, 216, 315…垂直

同期制御回路

15, 217, 314…垂直同期分離回路 16, 218, 317…端子

(HD)

17, 219, 317…端子 (VD) 204 ………端子

(SVHS-C)

205 .....B P F

